(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-203812 (P2002-203812A)

(43)公開日 平成14年7月19日(2002.7.19)

(51) Int.Cl. ⁷		識別記号	F I				テーマコート*(参考)	
H01L	21/285			H0:	L 21/285		С	4K030
		301					301R	4M104
C 2 3 C	16/08			C 2 3	3 C 16/08			5 F O 3 3
	16/18				16/18			5 F O 8 3
	16/34		16/34			•		
	• •		審查請求	未請求	請求項の数8	OL	(全 7 頁)	最終頁に続く

(21)出願番号

特願2001-1019(P2001-1019)

(22)出顧日

平成13年1月9日(2001.1.9)

(71)出顧人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 塚本 和宏

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100093562

弁理士 児玉 俊英 (外3名)


最終頁に続く

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 常に安定した良好な電気特性を有するスタックト構造のコンタクトホール部を備えた半導体装置を提供する。

【解決手段】 半導体基板1上のコバルトシリサイド膜4上の第1の層間絶縁膜5をエッチングして、無機CVD法によるバリアメタル膜106、更にタングステン膜7を堆積して第1のWプラグ108を形成する。その後、第2の層間絶縁膜15を形成し、キャバシタ16を形成する。その後、第3の層間絶縁膜20中に有機CVD法によるバリアメタル膜110、更にタングステン膜11を堆積して第2のWプラグ112を形成する。



11:タングステン膜

100: スタックト構造のコンタクトホール部

110: n リアメタル膜 112:第2のWプラグ

【特許請求の範囲】

【請求項1】 半導体基板上に層間絶縁膜を形成し、上 記層間絶縁膜中にバリアメタル膜とタングステン膜とか らなる複数のプラグを複数段連結してなるスタックト構 造のコンタクトホール部を形成する半導体装置の製造方

上記複数のブラグのバリアメタル膜を各段毎に無機CV D法または有機CVD法のいずれかを選択して形成する ようにしたことを特徴とする半導体装置の製造方法。

【請求項2】 複数のプラグの内、最下段のプラグのバ 10 リアメタル膜を無機CVD法で形成するようにしたこと を特徴とする請求項」に記載の半導体装置の製造方法。

【請求項3】 複数のブラグの内、500℃以上の熱処 理を受けるプラグのバリアメタル膜を無機CVD法で形 成するようにしたことを特徴とする請求項1または2に 記載の半導体装置の製造方法。

【請求項4】 500℃以上の熱処理工程は、キャパシ タ形成工程であることを特徴とする請求項3に記載の半 導体装置の製造方法。

【請求項5】 複数のプラグの内、500℃未満で形成 20 するプラグのバリアメタル膜を有機CVD法で形成する ようにしたととを特徴とする請求項1ないし請求項5の いずれかに記載の半導体装置の製造方法。

【請求項6】 半導体基板上の所望の領域に形成された 金属シリサイド膜と、上記金属シリサイド膜を覆うよう に形成された層間絶縁膜中にバリアメタル膜とタングス・ テン膜とからなる複数のプラグを複数段連結してなるス タックト構造のコンタクトホール部を備えた半導体装置 において、上記複数のプラグの内、上記金属シリサイド 膜または上記半導体基板上に設けられた最下段のブラグ 30 ブラグ形成後に行なう場合があり、この場合、ブラグは のバリアメタル膜の膜厚が2段目以上のプラグのバリア メタル膜の膜厚より厚いことを特徴とする半導体装置。

【請求項7】 バリアメタル膜はTi膜とTiN膜とか らなり、金属シリサイド膜上の最下段のプラグのTi膜 の膜厚が2段目以上のブラグのTi膜の膜厚より厚いと とを特徴とする請求項6に記載の半導体装置。

【請求項8】 バリアメタル膜はTi膜とTiN膜とか らなり、半導体基板上の最下段のプラグのTiN膜の膜 厚が2段目以上のプラグのTiN膜の膜厚より厚いこと を特徴とする請求項6に記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は半導体装置および その製造方法に関し、特にスタックト構造を有するコン タクトホールの構造およびその形成方法に関するもので ある。

[0002]

【従来の技術】近年、半導体装置の微細化、髙集積化に 伴い、コンタクトホール径の縮小化が進み、コンタクト ホールのアスペクト比が増大している。とれにより、一 50 【課題を解決するための手段】この発明の請求項1に係

度のエッチングと一度のホール内への埋込みによる一段 のプラグ形成では、コンタクトホール部の形成が非常に 難しいものとなってきた。これを解決するものとして、 2段以上のプラグからなるスタックト構造のコンタクト ホールが考えられている。

【0003】図5(a)(b)は従来のスタックト構造 のコンタクトホール部を示す断面図である。図5(a) (b) において、1は半導体基板、2は素子分離領域、 3は半導体基板1とは逆導電型の導電層、4はコバルト シリサイド膜、5は層間絶縁膜、6はバリアメタル膜、 ではタングステン膜→8はパリアメタル膜6およびタン グステン膜7からなる第1の♥プラグ、15,20は層 間絶縁膜、10はバリアメタル膜、11はタングステン 膜、12はバリアメタル膜10およびタングステン膜1 1からなり、第1のプラグ8と接続されている第2の₩ プラグ、13は第2のWプラグ12上に形成された配線 層である。

【0004】さらに、9はアルミ合金やCu等で形成さ れる配線層、17はストレージノード、18はキャパシ タの誘電膜、19はキャパシタ上部電極、16はストレ ージノード17とキャパシタ誘電膜18とキャパシタ上 部電極19とからなるキャパシタであり、配線層9やキ ャパシタ16は♥プラグ8、12と前後して形成され る。

[0005]

【発明が解決しようとする課題】従来のスタックト構造 のコンタクトホール部は以上のようであり、種々の素子 が混載されている半導体装置では、図5(a)に示すよ うに、キャパシタ形成工程といった高温の熱処理工程を 耐熱性の高いものでなくてはならないという問題点があ

【0006】また、図5(b)に示すように、配線層な どのアルミ合金等の成膜後にプラグを形成する場合に は、ブラグの形成温度を高くできないという問題点があ った。

【0007】更に、ブラグの下層はコバルトシリサイ ド、タングステン、シリコン等の種々の材料で形成され ており、プラグがコンタクトをとる下地の材料に応じて 40 コンタクト抵抗が変化し、安定したコンタクト抵抗が得 られないという問題点があった。

【0008】との発明は上記のような問題点を解消する ためになされたもので、コンタクトホール内のプラグ が、プラグ形成時の条件に応じて形成でき、コンタクト ホールの下地が変化しても良好なコンタクト抵抗が得ら れ、常に安定した良好な電気特性を有するスタックト型 のコンタクトホールの構造およびその製造方法を提供す るととを目的としている。

[0009]

る半導体装置の製造方法は、複数のプラグのバリアメタ ル膜を各段毎に無機CVD法または有機CVD法のいず れかを選択して形成するようにしたものである。

【0010】との発明の請求項2に係る半導体装置の製 造方法は、複数のプラグの内、最下段のプラグのバリア メタル膜を無機CVD法で形成するようにしたものであ

【0011】この発明の請求項3に係る半導体装置の製 造方法は、複数のブラグの内、500°C以上の熱処理を 受けるプラグのバリアメタル膜を無機CVD法で形成す 10 るようにしたものである。

【0012】との発明の請求項4に係る半導体装置の製 造方法は、500℃以上の熱処理工程は、キャパシタ形 成工程であるようにしたものである。

【0013】この発明の請求項5に係る半導体装置の製 造方法は、複数のプラグの内、500℃未満で形成する プラグのバリアメタル膜を有機CVD法で形成するよう にしたものである。

【0014】との発明の請求項6に係る半導体装置は、 複数のプラグの内、金属シリサイド膜または半導体基板 20 な信頼性を保つことができる。 上に設けられた最下段のブラグのバリアメタル膜の膜厚 が2段目以上のブラグのパリアメタル膜の膜厚より厚い ものである。

【0015】との発明の請求項7に係る半導体装置は、 バリアメタル膜はTi膜とTiN膜とからなり、金属シ リサイド膜上の最下段のブラグのTi膜の膜厚が2段目 以上のプラグのTi膜の膜厚より厚いものである。

【0016】との発明の請求項8に係る半導体装置は、 バリアメタル膜はTi膜とTiN膜とからなり、半導体 基板上の最下段のプラグのTiN膜の膜厚が2段目以上 30 のブラグのTiN膜の膜厚より厚いものである。

[0017]

【発明の実施の形態】実施の形態1. 図1~図3はこの 発明の実施の形態1のスタックト構造のコンタクトホー ル部の製造方法を示す工程断面図であり、DRAMセル とロジックを混載した半導体装置にスタックト構造のコ ンタクトホール部を形成したものである。図に従って順 次説明を行なう。

【0018】まず、図1(a)に示すように、半導体基 板1に素子分離領域2を形成した後、半導体基板1と逆 40 導電型の導電層3を形成し、ロジック形成領域の導電層 3上にコバルトシリサイド膜4を形成する。その後、全 面にCVD法により第1の層間絶縁膜5を形成し、コバ ルトシリサイド膜4上の第1の層間絶縁膜5をエッチン グ除去して第1のコンタクトホール14を形成する。

【0019】次に、図1(b)に示すように、第1のコ ンタクトホール 14を含む全面に、400~600℃で TiCl、を用いた無機CVD法によりバリアメタル膜 106となるTi膜とTiN膜とを順次堆積し、続い

膜?を堆積する。その後、CMP研磨により第1の層間 絶縁膜5上のバリアメタル膜106とタングステン膜7 とを除去して第1のコンタクトホール14内に第1の♥ プラグ108を形成する。

【0020】次に、図2(a)に示すように、全面にC VD法により第2の層間絶縁膜15を形成する。DRA Mセル形成領域の第1の層間絶縁膜5と第2の層間絶縁 膜15との一部をエッチング除去して、リンを含む多結 晶シリコンを堆積しストレージノード17を形成する。 次に、キャパシタの誘電膜18として、700~750 ℃でCVD法によりSiN膜を形成した後、800℃以 上の酸化雰囲気で熱処理を行ないSiN膜上に酸化膜を 形成する。さらに、リンを含む多結晶シリコンを堆積し キャパシタ上部電極19を形成して、キャパシタ16を 完成させる。

【0021】 このとき、第1の♥プラグ108はバリア メタル腹106を無機CVD法で形成していることから 耐熱性が高く、第1のWプラグ108形成後に行なわれ るキャパシタ16の形成時の高温熱処理に対しても充分

【0022】次に、図2(b)に示すように、CVD法 により第3の層間絶縁膜20を堆積する。その後、第3 の層間絶縁膜20の一部をエッチング除去して第1の♥ プラグ108と接続するための第2のコンタクトホール 21を形成する。

【0023】最後に、図3に示すように、第2のコンタ クトホール21を含む全面に、200~400℃でTi 膜の有機金属ソースを用いた有機金属CVD法、例えば TDMATによりバリアメタル膜110となるTi膜と TiN膜とを順次堆積し、続いて、全面にWF。を用い たCVD法によりタングステン膜11を堆積する。その 後、CMP研磨により第3の層間絶縁膜20上のバリア メタル膜110とタングステン膜11とを除去して第2 のコンタクトホール21内に第2のWプラグ112を形 成する。これにより、第1の♥プラグ108と第2♥プ ラグ112とからなるスタックト構造のコンタクトホー ル部100が完成する。その後、第2の♥プラグ112 上にA1合金からなる配線層13を形成する。

【0024】との時、第2の♥プラグ112形成後には 高温の熱処理工程を経ることがないので、無機CVD法 によるパリアメタル膜ではなく、有機金属CVD法によ るバリアメタル膜110を用いて形成している。この有 機金属CVD法によるバリアメタル膜110は200~ 400℃といった低温で形成することができるので、他 のデバイスに与える影響が少なくて済む。

【0025】よって、A1やCuといった耐熱性の低い 金属による配線層などを形成した後に、プラグを形成す る場合など、バリアメタル膜を形成温度の高い無機CV D法ではなく、形成温度の低い有機金属CVD法で形成 て、全面にWF。を用いたCVD法によりタングステン 50 しているため、配線層に影響を生じることはない。

【0026】したがって、プラグ形成後に500℃以上の熱処理が与えられる場合には、バリアメタル膜を無機 CVD法で形成し、ブラグ形成時の温度を低く抑える必要がある場合にはバリアメタル膜を有機金属CVD法で形成すればよい。

【0027】 このように、スタックト構造のコンタクトホールの場合、形成するプラグの諸条件に応じて、バリアメタル膜の形成方法を選ぶようにすれば、常に安定したコンタクト抵抗が得られ、良好な電気特性の得られるスタックト構造のコンタクトホール部を形成することが 10できる。

【0028】また、とこでは2段のプラグによるスタックト構造のコンタクトホール部について説明したが、3段以上のプラグによるスタックト構造のコンタクトホール部においても同様の効果が得られるのは言うまでもない。

【0029】実施の形態2、図4は実施の形態2のスタ ックト構造のコンタクトホール部を示す断面図である。 図4において、1は半導体基板、2は素子分離領域、3 は半導体基板1とは逆導電型の導電層、4はコバルトシ リサイド膜、5は第1の層間絶縁膜、206はTi膜2 01とTiN膜202からなるバリアメタル膜、7はタ ングステン膜、208はバリアメタル膜206およびタ ングステン膜7からなる第1の♥プラグ、15は第2の 層間絶縁膜、210はTi膜203とTiN膜204か ちなるバリアメタル膜、11はタングステン膜、212 はバリアメタル膜210およびタングステン膜11から なり、第1の♥プラグ208と接続されている第2の♥ プラグ、200は第1のWプラグ208と第2Wプラグ 212とからなるスタックト構造のコンタクトホール 部、13は第2のWプラグ212上に形成された配線層 である。

【0030】図4を参照して、第1のWブラグ208の下層は導電層3上のコバルトシリサイド膜4であり、第2のWブラグ212の下層は第1のWブラグ208のタングステン膜である。一般に、バリアメタル膜を構成するTi膜は抵抗を低くするために出来るだけ薄く形成する必要がある。

【0031】しかし、コバルトシリサイド膜とTi膜とでは界面で反応が起こり界面抵抗が不安定になる。この 40 ことは、特にWブラグ形成後に800℃以上の熱処理工程を経る場合には顕著なものとなる。従って、安定したコンタクト抵抗を得るためには、コバルトシリサイド膜上のブラグはタングステン膜上のブラグに比べてパリアメタル膜を構成しているTi膜の膜厚を厚く形成する必要がある。

【0032】この場合、第1のWブラグ208のTi膜201の膜厚は第2のWブラグ212のTi膜203の膜厚に比べて厚く形成しており、これにより安定したコンタクト抵抗を得ることができる。

【0033】また、ここでは半導体基板1上にコバルトシリサイド膜4を形成した場合について説明したが、コバルトシリサイド膜4を形成しないで半導体基板1に直接コンタクトホールを形成する場合も考えられる。この場合、第1のWプラグ208の下層はシリコンとなる。【0034】そして、タングステン膜7形成時に半導体基板1をアタックしない様にバリアメタル膜206を構成しているTiN膜202の減厚は第2のWプラグ212のバリアメタル膜210を構成しているTiN膜204の膜厚よりも厚く形成する必要がある。

【0035】また、②段目以上のWブラグに関しては、下層は常にタングステン膜であるので、薄いパリアメタル膜であっても安定したコンタクト抵抗を得ることができる。しかし、最下層である1段目のWブラグに関しては、導電層上のシリサイドに限らず、トランジスタのゲート電極、シリコン基板など様々であるが、常に安定したスタックト構造のコンタクトホール部のコンタクト抵抗を得ることができる。

[0036]

) 【発明の効果】以上のようにこの発明によれば、複数の ブラグのパリアメタル膜を各段毎に無機CVD法または 有機CVD法のいずれかを選択して形成するようにした ので、半導体装置の製造工程に応じて適切なブラグを形 成でき、常に安定したコンタクト抵抗が得られ、良好な 電気特性の得られるスタックト構造のコンタクトホール 部を形成することができる。

【0037】また、複数のブラグの内、最下段のブラグのパリアメタル膜を無機CVD法で形成するようにしたので、その後の高温熱処理に対して充分な信頼性を有す30 るスタックト構造のコンタクトホール部を形成できる。 【0038】また、複数のブラグの内、500℃以上の熱処理を受けるブラグのバリアメタル膜を無機CVD法で形成するようにしたので、耐熱性の高いブラグを形成でき、良好な電気特性の得られるスタックト構造のコンタクトホール部を形成できる。

【0039】また、500℃以上の熱処理工程は、キャパシタ形成工程であるようにしたので、DRAM混載の 半導体装置において信頼性の高いスタックト構造のコンタクトホール部を形成できる。

0 【0040】また、複数のプラグの内、500℃未満で 形成するブラグのバリアメタル膜を有機CVD法で形成 するようにしたので、他のデバイスや金属配線層に与え る影響が少なくて済み、信頼性の高いスタックト構造の コンタクトホール部を形成できる。

【0041】さらに、複数のプラグの内、金属シリサイド膜または半導体基板上に設けられた最下段のプラグのバリアメタル膜の膜厚が2段目以上のプラグのバリアメタル膜の膜厚より厚いので、安定したコンタクト抵抗の得られるスタックト構造のコンタクトホール部を得られる

50 る。

R

【0042】また、パリアメタル膜はTi膜とTiN膜とからなり、金属シリサイド膜上の最下段のプラグのTi膜の膜厚が2段目以上のプラグのTi膜の膜厚より厚いので、金属シリサイド膜とTi膜との界面抵抗が安定したコンタクトホール部が得られる。

【0043】また、パリアメタル膜はTi膜とTiN膜とからなり、半導体基板上の最下段のプラグのTiN膜の膜厚が2段目以上のプラグのTiN膜の膜厚より厚いので、タングステン膜形成時における半導体基板の損傷が防止できる。

【図面の簡単な説明】

【図1】 との発明の実施の形態1のスタックト構造のコンタクトホール部の製造方法を示す工程断面図である。

【図2】 この発明の実施の形態1のスタックト構造のコンタクトホール部の製造方法を示す工程断面図である。

*【図3】 この発明の実施の形態1のスタックト構造の コンタクトホール部の製造方法を示す工程断面図であ る。


【図4】 との発明の実施の形態2のスタックト構造のコンタクトホール部の製造方法を示す工程断面図である。

【図5】 従来のスタックト構造のコンタクトホール部 を示す断面図である。

【符号の説明】

10 1 半導体基板、4 コバルトシリサイド膜、5 第1 の層間絶縁膜、7、1 タングステン膜、15 第2 の層間絶縁膜、20 第3の層間絶縁膜、100,200 スタックト構造のコンタクトホール部、106,1 10,206,210 バリアメタル膜、108,112,208,212 プラグ、201,203 Ti膜、202,204 TiN膜。


【図1】




1:半導体基板

4: コバルトシリサイド護


5:第1の層間絶縁膜



106: バリアンタル膜 108:第1のサプラグ 【図2】









11:タングステン膜 100:スタックト精造のコンタクトホール部 110:バタアメタル膜


112:第2の初"ララ"

【図5】





【図4】



200: スタッラクト構造のコンタクトホール部 201: 203: Ti膜 202: 204: TiN膜 206: 210: パリワメタル膜 208: 第1のサパラウ゚ 212: 第2のサア゚ラウ゚

フロントページの続き

(51) Int.Cl.7

識別記号

FΙ

テマコード (参考)

HOIL 21/768

27/108

H 0 1 L 21/90 27/10

621B

С

21/8242

Fターム(参考) 4K030 AA03 AA11 BA18 BA38 BB12

CA04 CA12 DA09 JA01

4M104 AA01 BB20 DD06 DD43 DD45

DD79 EE08 EE17 FF13 FF17

FF18 FF22 GG16 GG19 HH16

HH18

5F033 HH04 HH09 HH11 JJ18 JJ19

JJ25 JJ33 KK01 KK18 KK19

KK33 NN06 NN07 NN20 PP06

PP11. QQ09 QQ10 QQ37 QQ48

QQ71 RR06 W10 W16 XX04

XX09

5F083 AD42 GA02 GA29 JA04 JA32

JA39 JA40 MA05 MA06 MA19

PR21 PR33 PR40 ZA12